该用户从未签到
WiFi 发表于 2026-5-29 19:06 2 p" G& d) j/ V' B( {; |! D“大概还有政治博弈的因素”% y6 G1 [# K2 m7 d# N1 w + M4 w0 t a( ~4 N9 t/ d" a我认为没有政治。海思为发表这个论文准备多半年了,因为麒麟2026芯片马上要 ...
使用道具 举报
签到天数: 3032 天
[LV.Master]无
晨枫 发表于 2026-5-30 04:53% f8 m5 d* J' x- u5 R 有没有可能是将晶圆布设铜柱后对接,然后上下层同时刻电路?感觉这样才能保证对接精度? ...
方恨少 发表于 2026-5-30 04:22 2 u4 E6 i {! L9 F这样的话虽然可以保证对接精度,但键合之后再在晶圆上布设电路的话,电路就布设在上下晶圆的外侧正反两面 ...
签到天数: 300 天
[LV.8]合体
方恨少 发表于 2026-5-28 23:30 5 G ?# v4 q1 p; z* [4 X提问,请教蚊行,或者蚊行的牛马:
查看全部评分
方恨少 发表于 2026-5-30 18:22 " r! S1 H0 E* U8 l' }3 Z这样的话虽然可以保证对接精度,但键合之后再在晶圆上布设电路的话,电路就布设在上下晶圆的外侧正反两面 ...
签到天数: 1 天
[LV.1]炼气
可梦之 发表于 2026-5-31 09:52 ' o4 c: f: T+ a9 `4 }5 B第一种方案。先单独生产两个die,做好铜柱,然后打磨平整,face2face的键合。需要低温键合,不能超过300 ...
隧道 发表于 2026-6-1 00:116 `7 j9 S/ G+ X! p; j/ A, `0 O( E 这个冗余应该不是做两个靶子,而应该是把一个靶子做大。
可梦之 发表于 2026-6-1 00:13* A- \2 z8 B* k! @ _- C pitch只有1.5um,铜线最大也就做到1um,偏差还有0.5um. 做大了密度就不够了。而且如果wafer平整度不够, ...
隧道 发表于 2026-6-1 00:26 0 z5 @4 W2 B7 @" D看产品上市的性能吧。估计hw不会说细节,最终还是看产品。
签到天数: 1133 天
[LV.10]大乘
隧道 发表于 2026-6-1 00:261 j1 u( c7 s7 x7 M 看产品上市的性能吧。估计hw不会说细节,最终还是看产品。
手机版|小黑屋|Archiver|网站错误报告|爱吱声
GMT+8, 2026-8-10 02:20 , Processed in 0.061893 second(s), 17 queries , Gzip On.
Powered by Discuz! X3.2
© 2001-2013 Comsenz Inc.