爱吱声

标题: 半导体节点定义 [打印本页]

作者: moletronic 时间: 2024-9-18 23:58
标题: 半导体节点定义
本帖最后由 moletronic 于 2024-9-18 08:30 编辑

看到大家讨论光刻机的时候对XXnm节点有些疑惑，这里解释一下。
其实我们说的XXnm都是逻辑电路这边的。顾名思义，逻辑电路就是执行逻辑运算的，而各种逻辑运算的器件都可以用反相器（非门）为基础得到。在大规模集成电路里最基本的器件就是反相器，而一个反相器是由一个P型场效应管（MOSFET）串联一个N-MOS得到的。反相器切换的速度跟MOS管的饱和电流成正比。所以要提高半导体器件的性能就要提高MOS的饱和电流。MOS的饱和电流公式：
[latex]I_{D}=\frac{\mu_{n}C_{ox}}{2}\frac{W}{L}\left( V_{GS}-V_{th} \right)^{2}[/latex]
这里D是漏极，S是源极，G是栅极。un是电子迁移率，Cox是栅极下面形成的电容大小，Vth是阈值电压（MOS管形成导电通道），W是栅极宽度，L是栅极长度。
我们平常说的XXnm节点就是栅极长度，所以工艺进步就是要减小L。
提高W也可以提高ID，但这会增大器件面积，减小器件密度，所以不会做。
现在常说的FinFET/GAA等于往三维方向增大W，不会增大器件面积。增大W可以等效认为减小L，现在节点的数值比实际器件栅极长度小有部分就是靠这个来的。
现在减小尺寸的主要动力是降功耗，P=IV，电流不能降因为要保持高频，所以降电压的同时要降L。
近十几年牙膏厂CPU的主频就没升过，就是因为ID稳定的原因，而90年代主频是一直在升的。

作者: WiFi 时间: 2024-9-19 00:27
这个真是太好了！总算真正明白了。

作者: 隧道 时间: 2024-9-19 15:52
搞个图就一目了然了。

作者: alaok 时间: 2024-9-19 20:22

隧道发表于 2024-9-19 15:520 A6 N' H+ C% \* o# M
搞个图就一目了然了。

想进一步图文并茂科普的话请移步下面的链接
晶体管的发展史：技术如何逼近极限？https://finance.sina.cn/2021-03-14/detail-ikkntiam1218666.d.html
晶体管基本概念 https://juejin.cn/post/7010690489741475847

作者: moletronic 时间: 2024-9-19 23:44

隧道发表于 2024-9-18 23:52
2 L ]1 b1 u9 u! f6 q: T搞个图就一目了然了。

一直没学会搞图床。。。

作者: 马鹿 时间: 2024-9-20 04:16
上学时候学过。。。后来做电力，不接触这个了

欢迎光临爱吱声 (http://129.226.69.186/bbs/)